独自ハードウェアIPの先行開発

次世代のAD/ADASにおける独自ハードウェアIPの企画/設計/評価のため、TSMCの先端プロセスを用いた試作評価を行っています。 トヨタ、デンソーの競争力向上に貢献するための先行技術開発として、以下に従事いただきます。 ◆独自ハードウェアIPの企画/設計/検証 ◆独自ハードウェアIP/SoC評価プラットフォームの構築（チップレット含む） ◆独自ハードウェアIP/SoCの評価ボード設計/評価 ＜開発ツール・開発環境＞ ・HDL（Verilog、System Verilog） ・高位合成 ・VCS、Verdi ＜募集背景＞ AD/ADASの周辺監視で高精度な認識を行うためには、AIを用いた認識アルゴリズムを使用することが必要不可欠です。 一方、自動車は使用できるハードウエアリソース制約が厳しく、AIを用いたアルゴリズムをいかに精度を保ちつつ軽量化し高速化できるかどうかが競争力の鍵となります。 私達の部署（SoC研究開発部　SoC研究室）は次世代のAD/ADASのアルゴリズム実装において、DSP/GPU/NPU等の汎用IPでは高速化が難しい部分について、独自ハードウェアIPの企画・設計・検証を行い、トヨタ、デンソーの競争力向上に貢献するための先行技術開発を行っています。 周辺監視/自動駐車システムはこれからのクルマの競争力を支えるキー技術と一緒に取り組む仲間を募集しています。 ＜職場紹介＞ 当職場はキャリア採用者が7割を超える多様性に富んだ職場となります。 SoCのHWやSWに関係する技術は幅広いため、いろいろな分野で尖った技術を持つ個性豊かなメンバーが集まっています。 私達の部署は、次世代AD/ADASで重要となるカメラを用いた周辺監視/自動駐車システムの高速化及び最適なハードウエア開発を行っています。 年齢や役職に関係なくフラットに議論・相談を行うオープンなカルチャーのある組織ですので、経験者の方から新しいことに挑戦したい方まで、幅広くご活躍することができます。

[必須要件]※業界不問／製品不問 ■以下いずれかを3年以上の業務経験を有すること ・ソフトウェア・ハードウェア協調設計　または、 ・IP/SoCの設計・検証　または、 ・IPのFPGA評価 ※大学、大学院で上記に近い領域を学んだ経験でも可 [歓迎要件] □HDL（Verilog、System Verilog）使用経験 □高位合成ツール使用経験 □VCS、Verdi等の開発ツール使用経験 □論理合成、レイアウト設計経験 □ボード設計・評価

年収 600万〜1320万円

※上記年収レンジは目安です。 前職の給与・スキル・経験・等を考慮の上、当社規定で決定致します。 【モデル年収例（残業代含まず）】 ・年収740万円／32歳　 ・年収1250万円／45歳

■健康保険 ■厚生年金 ■雇用保険 ■労災保険 ■通勤手当　 ■家族手当　 ■残業手当　 ■役職手当　 ■資格手当　 ■その他…海外トレーニー制度/海外大学院留学制度/育成ローテーション制度/社内公募制度/FAローテーション制度/階層別教育/スキルアップ研修/ハイタレント研修/キャリアデザイン制度/よりそいトーク リモート可

月給27万5000円以上 ※経験・年齢を考慮して決定致します。 ＜直近の初任給実績＞ 大卒・高専卒（専攻科）／月給27万5000円 修士了／月給30万0000円 博士卒／月給33万4000円 ＜年収例＞ 29歳（大卒入社7年目）650万円（残業代含まず） 32歳（大卒入社10年目）750万円（残業代含まず） 35歳（大卒入社13年目）850万円（残業代含まず） 40歳（大卒入社18年目）1320万円※マネジメント職の場合

■完全週休2日制（土曜・日曜） ■GW・夏期・年末年始 ■有給休暇（最高20日/1年） ■特別休暇　 ■慶弔休暇　 ■産前・産後休暇　 ■子の看護休暇（子1人：年5日　子2人以上：年10日）　 ■介護休暇　 ■介護休職　 ※事業所内託児施設（刈谷、幸田、大安エリア） ■年間休日121日