SSD向けLSI(SoC)開発における高速インターフェース(Analog IP)の組込み業務_K2607

【職務内容】 ・高速インターフェースPHY仕様把握と必要機能の見極め ・他部門/ASICベンダー/IPベンダーとの渉外対応 【具体的な仕事内容】 下記業務を通じて、高速インターフェースの品質向上に貢献する役割を担っていただきます。 ①高速インターフェースの選定 ・PCIe PHYやDDR PHYなどのアナログIP（PHY）を選定します。 ②信号品質の確保 ・インターフェースの信号品質（Signal Integrity）を維持するためのトレーニング機構やサポート機能の効果および妥当性を確認します。 ③評価と解析 ・IPベンダーから提供されるアナログ設計の評価結果を収集します。 ・必要に応じて、実機評価や信号品質解析（SI解析）を自ら実施します。 ④部門間の調整 ・装置設計（基板やファームウェア開発）部門と連携し、調整を行います。 ⑤フィードバックと渉外対応 ・IPベンダーに対して課題をフィードバックし、仕様変更や解析業務の依頼を行います。 [従事すべき業務の変更の範囲] （雇入れ直後）上記の通り　　　　　　　　　　　　　　　　　　　　　　　 （変更の範囲）その他会社が指示する業務 【使用ツール】 ・作業環境：Linux/Windows ・使用言語：C/C++、スクリプト言語(Python、Perl、Rubyなど) ・ツール: Signal Integrityシミュレータ、ロジックアナライザー、スペクトラムアナライザー、エクササイザ― 【職場環境】 ・平均残業時間：30時間/月 ・駅近の新しく綺麗で開放的な雰囲気のなか、パーティションで区切られ、業務に集中できる環境です。また各々のライフスタイルに合わせて在宅勤務も活用可能です。 【研修・育成制度】 ・社内e-leaningシステムにて半導体一般・NANDフラッシュメモリ・AI導入・語学などの教育が受講可能です。 ・展示会への派遣や社外教育の受講も不定期に実施しています。 【入社後の教育／OJT 一例】 ・キャリア入社者用技術教育プログラム（フラッシュメモリ技術/SSD技術等の各技術分野の講座） ・部門内教育プログラム（SSDアーキテクチャ/論理回路/SoC開発等） ・測定器ベンダーやEDAベンダーとの直接的技術交流やセミナーへの参加 など

【必須要件】 ■高速インターフェースにおけるSI（Signal Integrity）解析経験を3年以上お持ちの方 ■TOEIC 550点以上相当の英語力をお持ちの方 (英語を使用するシーン：KIOXIA海外現法/ベンダーと会議やメールでのやりとりが発生) 【歓迎要件】 ■JEDECが定めるDDRおよびLPDDRメモリ規格についての知見をお持ちの方 ■PCI-SIGが策定したPCIeインターフェース規格についての知見をお持ちの方 ■IP/EDAベンダーとの渉外対応経験をお持ちの方 【学歴】 ■大学・大学院卒

年収 550万〜1260万円

・給与：月給33.3万～80万円（想定年収　550万～1260万円） ※上記の下限は初任給（学卒新人）です。経験・能力を考慮し決定 ・昇給年1回、賞与年2回(7月、12月) 【年収例】 ・950万円／36歳（既婚・子2人／月給53万円＋各種手当＋賞与） ※各種手当には、住宅費補助、家賃補助、次世代育成手当、20時間/月相当の時間外勤務手当含む。 ・680万円／28歳（独身／月給39万円＋各種手当＋賞与） ※各種手当には、住宅費補助、家賃補助、20時間/月相当の時間外勤務手当含む。

・諸手当：次世代育成手当（18歳未満の扶養対象児童一人あたり15,000円/月）、住宅費補助、通勤手当、時間外勤務手当、在宅勤務手当、残業代全額支給等 ・寮・社宅：独身寮、単身寮、家族社宅 ・その他：交通費支給(規定による)、在宅勤務制度、財形貯蓄制度、企業年金制度、健康保険、雇用保険、労災保険等 ※管理職採用の場合、年俸制。フレックスタイム制、次世代育成手当、住宅費補助、時間外勤務手当は対象外 リモート可 2～3日/週程度※業務事情による 敷地内原則禁煙（喫煙所あり）

※休憩時間60分、フレックスタイム制

・休日・休暇 ：年間休日125日(2026年度)、完全週休2日制(土日)、祝日、ＧＷ、夏季、年末年始、有給、育児休暇、介護休暇・赴任休暇等